

임베디드시스템설계

EMBEDDED SYSTEM DESIGN

CHAPTER 02



STM32F 마이크로 컨트롤러의 구조



2.1 ST사의 Cortex-M기반 마이크로컨트롤러

ST사의 Cortex-M 기반 마이크로컨트롤러의 종류

- ST(STMicroelectronics)사의 STM32 시리즈의 MCU(마이크로컨트롤러)를 사용함
- STM32 시리즈의 MCU는 그 종류가 많고, 다양한 주변장치들이 내장됨
- STM32F1 시리즈: Cortex-M3 기반, 일반적인 용도로 많이 사용함



STM32 시리즈의 종류


2.1 ST사의 Cortex-M기반 마이크로컨트롤러

STM32F1 시리즈

- 72MHz CPU
- 최대 1Mbyte 플래시
- 모터 제어, USB, CAN 가능



STM32F103 Nucleo-64


 Product line	FCPU (MHz)	FLASH (bytes)	RAM (KB)	USB 2.0 FS	USB 2.0 FS OTG	FSMC	CAN 2.0B	3-phase MC timer	PS	SDIO	Ethernet IEEE1588	HDMI CEC
STM32F100 Value line	24	16 K to 512 K	4 to 32			•		•				•
STM32F101	36	16 K to 1 M	4 to 80			•						
STM32F102	48	16 K to 128 K	4 to 16	•								
STM32F103	72	16 K to 1 M	8 to 96	•		•	•	•	•	•		
STM32F105 STM32F107	72	64 K to 256 K	64		•	•	•	•	•		•	

STM32F1 시리즈의 구성

2.2 STM32F103의 개요 및 구성

STM32F103xx MCU의 종류와 모델명

- 패키지의 핀 수와 내장 플래시 메모리의 크기에 따라 여러가지 파생 모델이 있음



STM32 F 103 R B

STM32F103xx의 모델명

2.2 STM32F103의 개요 및 구성

STM32F103RB의 구성

모델명	STM32F103T8	STM32F103TB	STM32F103C8	STM32F103CB	STM32F103R8	STM32F103RB	STM32F103V8	STM32F103VB
CPU 동작 주파수	72MHz							
동작전압	2.0 to 3.6V							
동작온도	외부 온도 : -40 to +85℃ / -40 to +105℃							
Flash (Kbytes)	64	128	64	128	64	128	64	128
SRAM (Kbytes)	20		20		20		20	
GPIO 핀수	26		37		51		80	
타이머	범용	3	3	3	3	3	3	3
	고성능	1	1	1	1	1	1	1
통신	SPI	1	2	2	2	2	2	2
	I ² C	1	2	2	2	2	2	2
	USART	2	3	3	3	3	3	3
	USB	1	1	1	1	1	1	1
	CAN	1	1	1	1	1	1	1
12비트 AD 변환기	2	2	2	2	2	2	2	2
	10 채널	10 채널	10 채널	10 채널	16 채널	16 채널	16 채널	16 채널
패키지	FQFPN36	LQFP48, VFQFPN48		LQFP64, TFBGA64		LQFP100, LFBGA100		



STM32F103RB

2.2 STM32F103의 개요 및 구성

STM32F103RB의 구성

- 코어 : ARM32 비트 Cortex-M3 프로세서
최대 동작 주파수 : 72MHz
동작 속도 : 1,25DMIPS/MHZ(Dhrystone 2.1) *
- 메모리 : 128KB 플래시 메모리
20KB SRAM
- 클럭 : 4 ~ 16MHz 크리스탈 오실레이터
8MHz 및 40KHz의 RC(Real time clock) 내장
- 동작 전압 : 2.0 ~ 3.6V
- 입출력(GPIO) 핀 : 51핀
모든 핀은 16 개의 외부 인터럽트와 연결 가능
대부분의 핀은 5V 입력이 허용됨
- 타이머: 범용 타이머 3개 , 고성능 타이머 1개
- 통신용 주변장치 : USART 3개, USB 1개, CAN 1개, SPI 2개, I2C 2개
- AD 변환기 : 12bit ADC 2 개 (16채널)
- 패키지 핀 수 : 64핀



STM32F103RB

*DMIPS

[Dhrystone Million Instructions Per Second]
마이크로프로세서/시스템온칩(SoC) 프로세서의 성능지표.
Dhrystone 코드를 사용하여 성능을 측정함

STM32F103의 구성도

[illegible]

2.2 STM32F103의 개요 및 구성

STM32F103의 구성도

- (1) Coretex-M3 프로세서

- ① Cortex-M3 CPU
- ② NVIC(Nested Vectored Interrupt Controller)
시스템 예외와 외부 인터럽트의 처리를 담당함
- ③ 디버깅 구성 요소(TPIU, SW/JTAG, Trace/trig)
디버깅을 위한 TPIU(Trace Port Interface unit),
SWJ-DP(Serial Wire and JTAG-Debug Port)와
트레이싱을 위한 Trace/trig가 내장됨


- (2) 버스(Bus) 인터페이스

MCU 내의 각종 데이터 전달을 위한 부분

- (3) 내장 플래시 메모리 및 SRAM


-프로그램과 데이터의 저장을 위한 16KB ~ 1MB 플래시 메모리 내장

-내부 데이터 저장을 위한 6 ~ 64KB SRAM 내장



2.2 STM32F103의 개요 및 구성

STM32F103의 구성도



• (4) 전원(Power)

-MCU와 동작에 필요한 전원을 공급함

-2 ~ 3.6V 범위의 외부전원 VDD를 입력받아 내장된 전압 레귤레이터를 통해 1.8V의 전원을 MCU내부에 공급함

• (5) GP DMA(General Purpose Direct memory Access Controller)

-DMA는 주변장치와 메모리 또는 메모리와 메모리 간의 고속 데이터 전송을 위한 장치

-CPU를 사용하지 않고도 데이터의 고속 전송이 가능하며, CPU는 다른 작업을 수행할 수 있음

• (6) 클럭 발생부

-MCU 동작에 필요한 클럭을 발생함


-시스템 클럭은 외부의 4~16MHz 오실레이터의 입력신호 또는 내부의 8MHz RC 오실레이터 신호를 이용함

-내부의 40KHz RC 오실레이터 신호는 IWDG(interrupt watchdog)를 구동

-외부의 32KHz 오실레이터 입력신호는 RTC(Real time clock)를 구동

2.2 STM32F103의 개요 및 구성

STM32F103의 구성도



- (7) 전원공급 감시부(Power Supply Supervision)

외부 전원이 정해진 전압 범위 내에서 제대로 공급되는지 여부를 감시

- (8), (9) 주변장치

- (8)번의 주변장치: APB2 버스(72MHz)에 연결


- (9)번의 주변장치: APB1 버스(36MHz)에 연결

APB2 버스에 연결된 주변장치의 속도가 APB1에 비해 2배 빠름

2.2 STM32F103의 개요 및 구성

STM32F103의 핀 구성

- STM32F103RB는 64핀을 가지는 LQFP형 패키지
- 핀 번호 별로 각 핀의 이름과 그 핀의 기능이 할당됨




LQFP형 64핀 패키지



STM32F103RB의 외형

2.3 메모리 및 버스의 구조


STM32F1 시리즈의 버스 구조



- Cortex-M3 프로세서는 I-Code 버스, D-Code 버스, 시스템 버스에 연결됨
- 7개의 채널을 가지는 DMA1, 5개의 채널을 가지는 DMA2는 각각 별도의 DMA 버스에 연결됨
- 프로세서 코어의 I-Code 버스는 FLITF(Flash memory InTerFace)를 거쳐 플래시 메모리와 연결됨
- 나머지의 D-code 버스, 시스템 버스, DMA 버스는 모두 버스 매트릭스와 연결됨
- FLITE, SRAM 및 FSMC(Flexible Static Memory Controller)도 버스 매트릭스와 연결됨
- 버스 매트릭스(Bus matrix)를 통해 나가는 시스템 버스는 AHB/APB 브리지1 및 브리지2를 거쳐 APB 버스로 변환되어 각각 타이머, GPIO 등의 주변 장치와 연결됨

2.3 메모리 및 버스의 구조

STM32F1 시리즈의 버스 구조



- 버스 매트릭스(Bus Matrix)

- 프로세서의 시스템 버스와 DMA의 마스터 버스 간의 접근 순서를 조정함
- 접근 순서 조정은 먼저 요청한 버스가 먼저 접근이 되는 Round-robin 방법을 사용함

- 명령어(ICode, Instruction Code) 버스


프로세서의 명령어 버스와 플래시 메모리의 명령어 인출부를 연결하여 명령어를 인출함

- 데이터(DCode, Data Code) 버스

프로세서의 데이터 버스와 플래시 메모리의 데이터 입출력부를 연결하여 데이터를 입출력함

2.3 메모리 및 버스의 구조

STM32F1 시리즈의 버스 구조



- 시스템(System) 버스

프로세서의 시스템 버스와 SRAM, 주변장치 등을 연결하며, 명령어 인출 및 데이터 입출력하는 버스

- DMA(Direct Memory Access) 버스

- DMA 제어기와 버스 매트릭스를 연결하는 버스
- 프로세서의 코어를 거치지 않고 메모리와 주변장치들 간의 데이터 이동이 가능함


- AHB/APB 브리지 및 APB 버스

- AHB 프로토콜을 APB 프로토콜로 변경해주는 장치
- APB2 버스는 최대 72MHz, APB 버스는 최대 36MHz 동작함

2.3 메모리 및 버스의 구조

STM32F1 시리즈의 메모리 맵

Figure 11. Memory map



이 그림을 보면 ST사에서 추가적으로 구현한 부분은 다음과 같이 구성되어 있음을 알 수 있다.

- Code 메모리(0x0000,0000 ~ 0x1FFF,FFFF)
 - 0x0000,0000 ~ 0x0800,0000 : 부트 영역, 펌웨어 레이어 등
 - 0x0800,0000 ~ 0x0801,FFFF : 플래시 메모리 영역
 - 0x0802,0000 ~ 0x1FFF,EFFF : 비어 있음(reserved)
 - 0x1FFF,F000 ~ 0x1FFF,F800 : 시스템 메모리
 - 0x1FFF,F800 ~ 0x1FFF,F80F : 옵션 바이트
 - 0x1FFF,F810 ~ 0x1FFF,FFFF : 비어 있음(reserved)

플래시

플래시 메모리의 시작 주소는 0x0800,0000이며 끝나는 주소는 모델별 메모리의 크기(16KB ~ 1MB)에 따라 달라진다.

- 내장 SRAM(0x2000,0000 ~ 0x3FFF,FFFF)
 - 0x2000,0000 ~ 0x3FFF,FFFF : 6KB ~ 64KB 내장 SRAM

내장 SRAM

내장 SRAM의 시작 주소는 0x2000,0000이며 끝나는 주소는 모델별 RAM의 크기(6KB ~ 64MB)에 따라 달라진다.

- 주변장치(0x4000,0000 ~ 0x5FFF,FFFF)
 - 각종 주변장치(GPIO, 타이머, ADC, USART, USB 등)
- Cortex-M3 내부 주변장치(PPB)(0xE000,0000 ~ 0xE00F,FFFF)
 - NVIC, 디버거 구성요소, ROM 테이블 등
 - 구성은 [1,2,5]참, ARM Cortex-M3/M4의 메모리 맵과 일치한다.

PPB

STM에서 'Cortex-M3 내부 주변장치'라고 지칭하는 부분을 ARM에서는 'PPB(Private Peripheral Bus)'라고 부른다.

(표 2-4-1)은 STM32F1 시리즈의 공통적인 메모리 맵을 나타낸다. 물론 모델에 따라서는 특정 주변장치(예 : GPIO의 PortG, TIM7 타이머 등)가 없을 수도 있으며, 이 경우는 해당 주소가 비어있다고 보면 된다.

2.3 메모리 및 버스의 구조

STM32F1 시리즈의 메모리 맵

▼ 표 2-4-1 STM32F1 시리즈의 주변장치 메모리 맵

Boundary address	Peripheral	Bus
0x4000 7800 - 0x4000 FFFF	Reserved	AHB
0x4000 7400 - 0x4000 77FF	DAC	
0x4000 7000 - 0x4000 73FF	Power control PWR	
0x4000 6C00 - 0x4000 6FFF	Backup registers(BKP)	
0x4000 6400 - 0x4000 67FF	IxCAN1	
0x4000 6800 - 0x4000 6BFF	IxCAN2	
0x4000 6000 ¹⁾ - 0x4000 63FF	Shared USB/CAN SRAM 512 bytes	
0x4000 5C00 - 0x4000 5FFF	USB device FS registers	
0x4000 5800 - 0x4000 5BFF	ISCI	
0x4000 5400 - 0x4000 57FF	I2C1	
0x4000 5000 - 0x4000 53FF	UART5	
0x4000 4C00 - 0x4000 4FFF	UART4	
0x4000 4800 - 0x4000 4BFF	USART3	
0x4000 4400 - 0x4000 47FF	USART2	
0x4000 4000 - 0x4000 43FF	Reserved	
0x4000 3C00 - 0x4000 3FFF	SPI3/I2S	
0x4000 3800 - 0x4000 3BFF	SPI2/I2S	
0x4000 3400 - 0x4000 37FF	Reserved	
0x4000 3000 - 0x4000 33FF	Independent watchdog(IWDG)	
0x4000 2C00 - 0x4000 2FFF	Window watchdog(WWDG)	
0x4000 2800 - 0x4000 2BFF	RTC	
0x4000 2400 - 0x4000 27FF	Reserved	
0x4000 2000 - 0x4000 23FF	TIM14 timer	APB1
0x4000 1C00 - 0x4000 1FFF	TIM13 timer	
0x4000 1800 - 0x4000 1BFF	TIM12 timer	
0x4000 1400 - 0x4000 17FF	TIM7 timer	
0x4000 1000 - 0x4000 13FF	TIM5 timer	
0x4000 0C00 - 0x4000 0FFF	TIM6 timer	
0x4000 0800 - 0x4000 0BFF	TIM4 timer	
0x4000 0400 - 0x4000 07FF	TIM3 timer	
0x4000 0000 - 0x4000 03FF	TIM2 timer	

▼ 표 2-4-1 STM32F1 시리즈의 주변장치 메모리 맵 (다음 페이지 계속)


Boundary address	Peripheral	Bus
0x4000 0000 - 0x4000 0FFF	FSMC	AHB
0x4000 0000 - 0x4000 0FFF	USB OTG FS	
0x4000 0000 - 0x4000 0FFF	Reserved	
0x4000 8000 - 0x4000 8FFF	Ethernet	
0x4000 3400 - 0x4000 37FF	Reserved	
0x4000 3000 - 0x4000 33FF	CRC	
0x4000 2000 - 0x4000 23FF	Flash memory interface	
0x4000 1400 - 0x4000 17FF	Reserved	
0x4000 1000 - 0x4000 13FF	Reset and clock control RCC	
0x4000 0800 - 0x4000 0FFF	Reserved	
0x4000 0400 - 0x4000 07FF	DMA2	
0x4000 0000 - 0x4000 03FF	DMA1	
0x4001 5400 - 0x4001 57FF	Reserved	
0x4001 5000 - 0x4001 53FF	SDIO	

Boundary address	Peripheral	Bus
0x4001 5400 - 0x4001 57FF	Reserved	APB2
0x4001 5400 - 0x4001 57FF	TIM 11 timer	
0x4001 5000 - 0x4001 53FF	TIM 10 timer	
0x4001 4C00 - 0x4001 4FFF	TIM 9 timer	
0x4001 4000 - 0x4001 43FF	Reserved	
0x4001 3C00 - 0x4001 3FFF	ADC3	
0x4001 3800 - 0x4001 3BFF	USART1	
0x4001 3400 - 0x4001 37FF	TIM8 timer	
0x4001 3000 - 0x4001 33FF	SR1	
0x4001 2C00 - 0x4001 2FFF	TIM1 timer	
0x4001 2800 - 0x4001 2BFF	ADC2	
0x4001 2400 - 0x4001 27FF	ADC1	
0x4001 2000 - 0x4001 23FF	GPIO Port G	
0x4001 1C00 - 0x4001 1FFF	GPIO Port F	
0x4001 1800 - 0x4001 1BFF	GPIO Port E	
0x4001 1400 - 0x4001 17FF	GPIO Port D	APB2
0x4001 1000 - 0x4001 13FF	GPIO Port C	
0x4001 0C00 - 0x4001 0FFF	GPIO Port B	
0x4001 0800 - 0x4001 0BFF	GPIO Port A	
0x4001 0400 - 0x4001 07FF	EXTI	
0x4001 0000 - 0x4001 03FF	AFIO	



2.4 전원 제어


STM32F1의 전원 공급



- STM32F1 시리즈의 칩이 정상적으로 동작하기 위해서는 2.0 ~ 3.6V의 외부 전원 VDD 공급이 필요함
- 내장된 레귤레이터(Voltage Regulator)는 외부전원을 1.8V로 변환하여 내부로 공급함
- 외부 전원 VDD가 공급되지 않을 때, 백업 레지스터 (BKP register), 리얼타임 클럭(RTC) 등은 배터리 전원 VBAT에서 전원을 공급받음
- VDDA는 별도의 AD변환부 전원을 공급함

2.4 전원 제어

STM32F1의 전원 공급 감시부



- POR(Power-On Reset)/PDR(Power-Down Reset)은 공급 전원 V_{DD}/V_{DDA} 가 2V보다 커지거나 작아질 때 리셋 신호를 발생시킴
- PVD(Programmable voltage detector)는 공급 전원 V_{DD}/V_{DDA} 가 미리 설정된 PVD 쓰레시홀드(threshold) 값보다 작아지는지 여부를 체크함

2.5 리셋 및 클럭 제어

리셋(Reset)

- 시스템 리셋(System reset)

모든 레지스터를 리셋 값으로 설정함. 단, 클럭제어를 위한 CSR 레지스터의 리셋 플래그와 백업 영역의 레지스터는 리셋 값으로 설정되지 않음.

시스템 리셋이 발생하는 경우,

- External reset 핀에 low 신호(NRST)가 입력
- 윈도우 워치독 리셋(WWDG reset)의 발생
- 독립 워치독 리셋(IWDG reset)의 발생
- 소프트웨어 리셋의 발생
- 저전압 리셋의 발생

- 전원 리셋(Power reset)

백업 영역을 제외한 모든 레지스터를 리셋 값으로 설정함.

전원 리셋이 발생하는 경우,

- POR/PDR 리셋의 발생
- 대기모드에서 빠져 나올 때

2.5 리셋 및 클럭 제어

리셋(Reset)

- 백업 영역 리셋(Backup domain reset)

백업 영역만 리셋


백업 영역 리셋이 발생하는 경우,

- 백업 영역 제어 레지스터(RCC_BDCR)의 BDRST 비트의 설정 시에 발생하는 소프트웨어 리셋
- VDD 또는 VBAT의 전원이 OFF된 후에 ON되는 경우

2.5 리셋 및 클럭 제어

클럭 제어

Figure 2. Clock tree



- 시스템 클럭(SYSCLK)을 만들어 내는 소스는 8MHz의 HSI RC(HSI), PLL(PLLCLK) 및 4-16MHz의 HSEOSC(HSE)의 3개가 있으며, 이 중의 하나가 시스템 클럭으로 사용됨
- 시스템 클럭(SYSCLK : 최대 72MHz)은 AHB 프리스케일러를 거쳐 AHB 버스, APB 버스 타이머, AD 변환기 등 MCU 내부의 여러 장치의 구동용 클럭으로 사용됨
- 리얼타임 클럭 (RTCCLK)은 4-16MHz의 HSE OSC, 32.768KHz의 LSE OSC, 또는 40KHz의 LSI RC를 소스로 사용함. 독립 워치독 클럭(IWDGCLK)은 40KHz의 LSI RC를 소스로 사용함

- HSI RC : High Speed Internal Realtime Clock(고속 내부 리얼타임 클럭)
- PLL : Phase Locked Loop(위상 동기 회로)
- HSE OSC : High Speed External Oscillator(고속 외부 오실레이터)
- LSE OSC : Low Speed External Oscillator(저속 외부 오실레이터)
- LSI RC : Low Speed Internal Realtime Clock(저속 내부 리얼타임 클럭)

2.5 리셋 및 클럭 제어

부트 모드(Boot mode)

- Cortex-M3/M4는 고정형 메모리 랩을 가지므로 코드 영역은 주소 0x0000 0000(I-code/D-code 버스로 액세스 가능)부터 시작함, 데이터 영역은 주소 0x2000 0000(System 버스로 액세스 가능)부터 시작함
- 전원 공급 전이나 리셋 스위치를 누르기 전에 BOOT 핀을 미리 원하는 모드에 맞게 설정해 주면 전원을 켤 때나 리셋 시에 원하는 부트 모드로 동작이 가능함

▼ 표 2-4-2 STM32F1의 부트 모드

부트 모드 선택핀		부트 모드	동작
BOOT1	BOOT0		
X	0	Main Flash memory	플래시 메모리가 부트영역으로 선택됨
0	1	System memory	시스템 메모리가 부트영역으로 선택됨
1	1	Embedded SRAM	내장 SRAM이 부트영역으로 선택됨

2.6 인터럽트 및 예외

인터럽트 벡터 테이블: STM32F1

- STM32F103의 경우 외부 인터럽트는 총 60개이고, 우선 순위는 7~66

표 2-7-1 STM32F103/101/102/103의 인터럽트 벡터 테이블 (다음 페이지 계속)

Position	Priority	Type of priority	Acronym	Description	Address
	-	-	-	Reserved	0x0000_0000
	-8	fixed	Reset	Reset	0x0000_0004
	-8	fixed	NMI	Non maskable interrupt. The RSC Clock Security System(CSS) is linked to the NMI vector.	0x0000_0006
	-1	fixed	HardFault	All chain of fault.	0x0000_000C
	0	settable	MemManage	Memory management.	0x0000_0010
	1	settable	BusFault	Prefetch fault, memory access fault.	0x0000_0014
	2	settable	UsageFault	Undefined instruction or illegal state.	0x0000_0018
	-	-	-	Reserved	0x0000_001C - 0x0000_002B
	3	settable	SVCall	System service call via SWI instruction.	0x0000_002C
	4	settable	Debug Monitor	Debug Monitor.	0x0000_0030
	-	-	-	Reserved	0x0000_0034
	5	settable	PendSV	Pendable request for system service.	0x0000_0038
	6	settable	SysTick	System tick timer.	0x0000_003C
0	7	settable	WWDG	Window watchdog interrupt.	0x0000_0040
1	8	settable	PVD	PVD through EXTI Line0 detection interrupt.	0x0000_0044
2	9	settable	TAMPER	Tamper interrupt.	0x0000_0048
3	10	settable	RTC	RTC global interrupt.	0x0000_004C
4	11	settable	FLASH	Flash global interrupt.	0x0000_0050
5	12	settable	RCC	RCC global interrupt.	0x0000_0054
6	13	settable	EXTI0	EXTI line0 interrupt.	0x0000_0058
7	14	settable	EXTI1	EXTI line1 interrupt.	0x0000_005C
8	15	settable	EXTI2	EXTI line2 interrupt.	0x0000_0060

표 2-7-1 STM32F103/101/102/103의 인터럽트 벡터 테이블 (다음 페이지 계속)

Position	Priority	Type of priority	Acronym	Description	Address
9	16	settable	EXTI3	EXTI line3 interrupt.	0x0000_0064
10	17	settable	EXTI4	EXTI line4 interrupt.	0x0000_0068
11	18	settable	DMA1_Channel1	DMA1 Channel1 global interrupt.	0x0000_006C
12	19	settable	DMA1_Channel2	DMA1 Channel2 global interrupt.	0x0000_0070
13	20	settable	DMA1_Channel3	DMA1 Channel3 global interrupt.	0x0000_0074
14	21	settable	DMA1_Channel4	DMA1 Channel4 global interrupt.	0x0000_0078
15	22	settable	DMA1_Channel5	DMA1 Channel5 global interrupt.	0x0000_007C
16	23	settable	DMA1_Channel6	DMA1 Channel6 global interrupt.	0x0000_0080
17	24	settable	DMA1_Channel7	DMA1 Channel7 global interrupt.	0x0000_0084
18	25	settable	ADC1_2	ADC1 and ADC2 global interrupt.	0x0000_0088
19	26	settable	USB_HS_Full_Speed_480_FS	USB High Speed or Full Speed interrupt.	0x0000_008C
20	27	settable	USB_LP_CAN_PVD	USB Low Speed or CAN PVD interrupt.	0x0000_0090
21	28	settable	CAN_RX1	CAN RX0 interrupt.	0x0000_0094
22	29	settable	CAN_RX2	CAN RX1 interrupt.	0x0000_0098
23	30	settable	ECAT_2	ECAT Line0 interrupt.	0x0000_009C
24	31	settable	TIM8_UP	TIM8 Break interrupt.	0x0000_00A0
25	32	settable	TIM8_UP	TIM8 Update interrupt.	0x0000_00A4
26	33	settable	TIM8_TRG_COM	TIM8 Trigger and commutation interrupt.	0x0000_00A8
27	34	settable	TIM8_CC	TIM8 Capture/Compare interrupt.	0x0000_00AC
28	35	settable	TIM9	TIM9 global interrupt.	0x0000_00B0
29	36	settable	TIM10	TIM10 global interrupt.	0x0000_00B4
30	37	settable	TIM11	TIM11 global interrupt.	0x0000_00B8
31	38	settable	DCI_EV	DCI event interrupt.	0x0000_00BC
32	39	settable	DCI_EV	DCI event interrupt.	0x0000_00C0
33	40	settable	DCI_EV	DCI event interrupt.	0x0000_00C4
34	41	settable	DCI_EV	DCI event interrupt.	0x0000_00C8
35	42	settable	SP1	SP1 global interrupt.	0x0000_00CC
36	43	settable	SP2	SP2 global interrupt.	0x0000_00D0
37	44	settable	USART1	USART1 global interrupt.	0x0000_00D4
38	45	settable	USART2	USART2 global interrupt.	0x0000_00D8
39	46	settable	USART3	USART3 global interrupt.	0x0000_00DC
40	47	settable	EXTI15_10	EXTI line15-10 interrupt.	0x0000_00E0
41	48	settable	RTCAlarm	RTC alarm through EXTI line interrupt.	0x0000_00E4
42	49	settable	USB_Wakeup	USB wakeup from suspend through EXTI line interrupt.	0x0000_00E8

2.6 인터럽트 및 예외

인터럽트 벡터 테이블: STM32F1

- STM32F103의 경우 외부 인터럽트는 총 60개이고, 우선 순위는 7~66

▼ 표 2-7-1 STM32F100/101/102/103의 인터럽트 벡터 테이블

Position	Priority	Type of priority	Acronym	Description	Address
43	50	settable	TIM8_BRK	TIM8 Break interrupt	0x0000_00EC
44	51	settable	TIM8_UP	TIM8 update interrupt	0x0000_00F0
45	52	settable	TIM8_TRG_COM	TIM8 Trigger and Commutation interrupts	0x0000_00F4
46	53	settable	TIM8_CC	TIM8 Capture Compare interrupt	0x0000_00F8
47	54	settable	ADC3	ADC3 global interrupt	0x0000_00FC
48	55	settable	FSMC	FSMC global interrupt	0x0000_0100
49	56	settable	SDIO	SDIO global interrupt	0x0000_0104
50	57	settable	TIM5	TIM5 global interrupt	0x0000_0108
51	58	settable	SPI3	SPI3 global interrupt	0x0000_010C
52	59	settable	UART4	UART4 global interrupt	0x0000_0110
53	60	settable	UART5	UART5 global interrupt	0x0000_0114
54	61	settable	TIM6	TIM6 global interrupt	0x0000_0118
55	62	settable	TIM7	TIM7 global interrupt	0x0000_011C
56	63	settable	DMA2_Channel1	DMA2 Channel1 global interrupt	0x0000_0120
57	64	settable	DMA2_Channel2	DMA2 Channel2 global interrupt	0x0000_0124
58	65	settable	DMA2_Channel3	DMA2 Channel3 global interrupt	0x0000_0128
59	66	settable	DMA2_Channel4_5	DMA2 Channel4 global DMA2 Channel5 global interrupts	0x0000_012C

2.6 인터럽트 및 예외

NVIC(Nested Vectored Interrupt Controller) 중첩 벡터 인터럽트 컨트롤러

- NVIC는 구조적으로 Cortex-M3 프로세서와 밀접하게 상호연결되어 있으므로 빠르고 효율적인 인터럽트의 처리가 가능함
- STM32F10x의 NVIC는 다음의 특징을 가짐
 - 68개의 마스크 가능한 인터럽트 채널
 - Cortex-M3 프로세서로부터 입력되는 16개의 인터럽트 채널
 - 16단계의 우선순위 설정이 가능(인터럽트의 우선순위 설정에는 4비트를 이용함)
 - 빠른 인터럽트 처리 시간